Transistora līmeņa defektu simulators AMS un nekoncentrētām digitālajām shēmām

The Great Gildersleeve: Gildy Is In a Rut / Gildy Meets Leila's New Beau / Leroy Goes to a Party (Jūnijs 2019).

$config[ads_text] not found
Anonim


Problēmas ar prototipa kuģa atrašana ir pietiekoši slikta, taču, ja kļūda ir jūsu jaunākajā IC meistardarbībā, jūs zināt, ka tā būs slikta diena. Galvas var atrasties.
Ciparu IC dizainu pārbaude ir pati par sevi, un Mentor Tessent DefectSim strādā, lai panāktu līdzīgu pamatīgumu - ne tikai analogo / AMS dizainu, bet arī to digitālo shēmu daļām, uz kurām neattiecas skenēšanas testēšana.
DefectSim izmanto shēmas shematisko un izkārtojumu, lai palīdzētu radīt simulētus defektus, piemēram, šorti, atveras un apstrādā izmaiņas. Tiek aprēķināta katra defekta iespējamība, vadot lietotājus DFT un ATE centienos. SPICE simulācijas laiks ir ievērojami samazināts salīdzinājumā ar katra iespējamā defekta simulēšanu.

Pēdējo 20 gadu laikā digitālo ķēžu bloku pārbaudes laiks IC ir ievērojami samazinājies, pateicoties skenēšanas projektēšanas (DFT), automātisko testu modeļu ģenerēšanas (ATPG) rīku un skenēšanas kompresijas palīdzību. Šīs tehnoloģijas ir ievērojami samazinājušas testa vektoru skaitu, ko izmanto automātiskās testa iekārtas (ATE), vienlaikus maksimāli palielinot dažāda veida defektu klāstu. Bet analogām shēmām pārbaudes laiks diez vai ir samazinājies. DefectSim nodrošina testa kvalitātes rādītāju un ceļus, lai to uzlabotu, vienlaikus samazinot pārbaudes laiku, un tas var veicināt atbilstību augstās prasības prasībām, piemēram, ISO 26262.