Emitera pieslēgtās loģikas pamati

Nowość FP3 BLUE - Czyli Test Emitera Dźwięku od Funke (Maijs 2019).

$config[ads_text] not found
Anonim

Emitera pieslēgtās loģikas pamati


Šajā rakstā tiks apskatīta pamata ECL invertora / bufera darbība, un pēc tam mēs aplūkosim dažas no svarīgākajām šīs loģikas grupas īpašībām.

Ar emisiju saistītā loģika (ECL) ir BJT balstīta loģika, kas parasti tiek uzskatīta par visātrāko pieejamo loģiku. ECL sasniedz savu ātrgaitas operāciju, izmantojot salīdzinoši nelielu sprieguma šūpošanos un novēršot tranzistoru iekļūšanu piesātinājuma reģionā. 1960. gadu beigās, kad standarta TTL ģimene piedāvāja 20 ns vārtu aizkavēšanos un CMOS 4000 ģimenei bija kavēšanās par 100 ns vai vairāk, ECL piedāvāja neticamu kavēšanos tikai 1 ns!

Šajā rakstā tiks apskatīta pamata ECL invertora / bufera darbība, un pēc tam mēs aplūkosim dažas no svarīgākajām šīs loģikas grupas īpašībām.

Emitents-savienotā loģika

Ar emisiju saistītā loģika ir ātrdarbīga bipolārā loģika. Lai iepazītos ar šo loģiku, pārbaudīsim ECL invertoru / buferi, kā parādīts 1. attēlā. Šajā attēlā $ $ V_ {in} $$ ir ieejas vārti, $ $ V_ (iznākusi) $ $ ir $$ V_ {in} $$ un $$ V_ (iziet +) $ $ apgriezta versija ir $$ V_ (izlaistas) $ $ papildinājums. Šajā konkrētajā piemērā $$ V_ (iziet +) $ $ var uzskatīt par ieejas buferētu versiju. Turklāt $ $ V_ (BB) $ $ ir atbilstošs spriegums (4V attēlā 1). Nosakām loģiku augstu un loģiku zemu, attiecīgi, 4, 4 V un 3, 6 V, un aplūkojam ķēdes darbību 1. attēlā.

1. attēls . ECL pārveidotājs / buferis

Pieņemsim, ka $ $ V_ {in} $ $ ir loģiski augsts (4.4 V), tādēļ Q1 emitētājs būs aptuveni 4.4-0.6 = 3.8 V. Tādējādi Q2 bāzes emisijas spriegums būs 0.2 V. Šī bāzes- Emitera spriegums nav pietiekams, lai ieslēgtu Q2. Tādējādi rezistors R2 pull Q2 kolektoru līdz Vcc = 5 V.

Lai aprēķinātu kolektora spriegumu $ $ V_ {c1} $$, mums jāņem vērā, ka pašreizējā plūsma caur R3, kas ir $ $ \ tfrac (3.8V) {1.3k \ Omega} = 2.92mA $ $, iet caur Q1 . Tādējādi iegūstam $ $ V_ (c1) = 5V-300 \ Omega \ times 2.92mA = 4.12V $ $ (lai vienkāršotu aprēķinus, mēs esam pieņēmuši, ka kolektora strāva ir vienāda ar emisijas strāvu). Emitera sekotāji Q3 un Q4 darbosies kā buferi, lai nodotu (Q1 un Q2) kolektoru spriegumus (DC līmenī pārslēgti) uz ECL vārtu, $$ V_ (izlaistās) $ $ un $ $ V_ (izlaistas) $ $ gala rezultātiem $. Pieņemot, ka Q3 un Q4 bāzes emisiju spriegums ir 0.6 V, mēs iegūstam $ $ V_ (izietu) = $ 4 = 4 V un $ $ V_ (iziet) $ $ = 3.52V. Kā redzat, ieejas loģikas pielietošana augstu vērtē $ $ V_ {out +} $ $ un sprieguma līmenis ir ļoti tuvs noteiktajai loģikai (3.6 V) pie $$ V_ (out-) $ $. Tātad, 1. shēmas ķēde kalpo kā invertora / bufera.

Ja mēs pielietojam loģikas zemo spriegumu (3.6V) vārtu ievadei, Q2 ieslēgsies un Q1 tiks izslēgts. Tas novedīs pie loģikas augsta pie $ $ V_ (out-) $ $ un sprieguma līmenis ļoti tuvu loģikas zemam (3, 61 V) pie $ $ V_ (iziet +) $ $.

Tagad, kad esat iepazinies ar ECL invertoru / buferi, jums vajadzētu būt iespējai pārbaudīt, vai 2. zīmējumā esošā ķēde īsteno a un b funkciju OR vai a un b funkciju NOR, atkarībā no tā, kā pozitīvie un negatīvie izejas tiek izmantoti.

2. attēls

Zemsprieguma šūpošana

Kā redzat, sprieguma starpība starp loģikas augsto un zemo ECL vārtu ir daudz mazāka nekā CMOS vai TTL loģiskajiem vārtiem. Šī zemā sprieguma atšķirība samazina laiku, kas nepieciešams pārejai no loģikas augsta uz loģiku zemu vai otrādi. Rezultātā ECL loģika piedāvā augstākas frekvences darbību.

Piesātinājuma novēršana

Papildus zema sprieguma starpībai starp loģikas līmeņiem ir vēl viens mehānisms, kas ievērojami veicina ECL vārtu ātrgaitas darbību. Triks ir novērst bipolāros tranzistorus iekļūt piesātinājuma reģionā. Piesātināta bipolāros tranzistoru izslēgšanai nepieciešams noņemt vai rekombinēt dažus tranzistora bāzes reģionā ģenerētus nesējus.

Ja mēs pielietojam augstu vai zemu pāreju uz piesātinātā BJT ievadi, tranzistora izeja nemainīsies, līdz baterijas lādēšana tiks noņemta. Tas ievieš papildu kavēšanos, ko sauc par uzglabāšanas laiku, lai darbinātu BJT, ko izmanto kā slēdzi. Pēc uzglabāšanas laika tranzistors iziet no piesātinājuma un tranzistora izeja sāk reaģēt uz ievadi.

Ja tiek izvēlēta atbilstoša rezistoru vērtība, ECL loģika novērš tranzistoru ienākšanu piesātinājumā. Piemēram, 1. attēlā R1, R2 un R3 izvēlas tā, lai Q1 un Q2 kolektora spriegums nevarētu būt mazāks par apmēram 4, 1 V. Pamatojoties uz iepriekš minēto diskusiju, Q1 un Q2 maksimālais izstarotāja spriegums ir aptuveni 3, 8 V . Tādējādi šo divu tranzistoru kolektoru emitera spriegums vienmēr ir lielāks par $ $ V_ (C (min)) - V_ (E (max)) $ $ = 4, 1 V-3, 8 V = 0, 3 V. Tas ir lielāks par kolektora-emitera piesātinājuma spriegums ir aptuveni 0, 2 V. Tāpēc Q1 un Q2 nevar iekļūt piesātinājuma reģionā.

Kā minēts iepriekš, ECL izvairās no uzglabāšanas laika problēmas, pareizi izvēloties rezistoru vērtības. Tā kā uzglabāšanas laiks var radīt nozīmīgu daļu no pavairošanas kavējuma citās loģikas ģimenēs, šīs nevēlamās sekas mazināšanai ir vairākas citas metodes.

Pozitīva-atsauces ECL

Ir vērts pieminēt, ka vecās ECL ģimenes izmantoja negatīvu barošanas spriegumu, kā parādīts 3. attēlā. Tieši tāpēc ECL vārti, kā parādīts 1. attēlā, kas izmanto pozitīvu barošanas spriegumu, tiek dēvēti par pozitīvu atsauču ECL vai PECL (izteikta "pokele ")

3. attēls

Trokšņa imunitāte bija galvenais iemesls negatīvas barošanas avota izmantošanai agrās ECL vārtiem. Kā liecina ECL invertora / bufera analīze, ECL vārtu izejas spriegumi ir atkarīgi no $ $ V_ {CC} $ $ vērtības. Piemēram, loģikas augstums ir vienāds ar $ $ V_ {CC} -V_ (BE) $ $, kur $ $ V_ {BE} $ $ ir emitenta sekotāju bāzes emisiju sprieguma kritums. Loģika ir zema: $ $ V_ {CC} -V_ (BE) -V_ (vārti) $ $, kur $ $ V_ {vārti} $ $ ir sprieguma starpība starp augstu un zemu loģiku, ko nosaka pēc rezistori. Tādēļ jebkura trokšņa vērtība $$ V_ {CC} $$ tieši ietekmēs ECL vārtu izejas spriegumu.

Parasti ir vieglāk panākt stabilu, zemu trokšņa līmeņa mezglu nekā stabilu, zemu trokšņa barošanas spriegumu. Agrīnās ECL ģimenes izmantoja negatīvu piegādi, un zemi izmantoja kā atsauce uz vārtu izejas spriegumiem; tas izraisīja labāku traucējumu troksni. Tomēr PECL kļuva populārs, jo tas vieglāk saskaras ar citām loģikas ģimenēm, piemēram, TTL.

Ja tiek izmantota negatīva strāvas padeve, tīru virsmu nepieciešams sadalīt visā dizaina daļā, kas atrodas ECL. Tie paši apsvērumi būtu jāpiemēro elektroenerģijas piegādes sadalei, izmantojot pozitīvu atsauču ECL. Piemēram, ja sistēmā izmanto gan TTL, gan ECL, ieteicams izmantot atsevišķas jaudas plūsmas divām loģikas ģimenēm, lai TTL pārslēgšanās pārejas neietekmētu ECL darbību.

Jaudas izkliede

1. attēlā redzējām, ka, mainot ieejas loģisko stāvokli, tiek veikta pašreizējā plūsma caur Q1 vai Q2. Tomēr jāatzīmē, ka kopējā plūsma caur Q1 un Q2 ir gandrīz tāda pati attiecībā uz loģiski augstu ievadi, jo tā ir loģiski zemā ieejā. Rezultātā ECL ķēdes pirmā posma jaudas izkliedēšana ir gandrīz nemainīga.

Sprieguma pāreju laikā CMOS loģikas vārti rada īslaicīgus strāvas padeves traucējumus. Galvenā ECL priekšrocība ir tā, ka ievades posma (ti, Q1 un Q2) strāvas vadīšanas darbība nerada traucējumus tā, kā CMOS pārslēgšana notiek.

Tomēr šis trokšņu līmenis tiek sasniegts ar lielāku statiskās jaudas sadedzināšanu. Ņemiet vērā, ka CMOS vārti patērē enerģiju tikai sprieguma pārejās, savukārt Q1 un Q2 veidotais diferenciālais pāris (sk. 1. attēlu) gandrīz vienmēr vērš pie $ $ \ tfrac {4V} {1.3k \ Omega} \ approx 3mA $ $ no $ $ V_ (CC) $ $.

Ja mēs koncentrējamies uz statisko enerģijas patēriņu, ECL ir lieljaudas loģikas ģimene. Tomēr, ja mēs uzskatām, ka dinamiskais enerģijas patēriņš, ECL var būt efektīvāks par CMOS, it īpaši, jo darbības biežums palielinās. Tas ir parādīts 4. attēlā.

4.attēls. Image ONS pusvadītāju pieklājīgi.

Zemāk par 20 MHz ECL piesaista vairāk strāvas padeves nekā CMOS, bet, pārsniedzot šo frekvenci, ECL kļūst efektīvāks. Tāpēc ECL ir pievilcīgs risinājums augstas frekvences pulksteņu izplatīšanai.

Kā pēdējo piezīmi, emitera sekotājiem (sk. 1. attēlu) jānodrošina lielas izejas strāvas, lai uzlādētu slodzes jaudas, un tādējādi tie var radīt ievērojamas pārejošas novirzes barošanas spriegumā. Tādējādi dažos gadījumos ir ieteicams izmantot divas atsevišķas barošanas līnijas: vienu ieejas stadijai un otru - emisiju sekotājām. Tas var novērst strāvas padeves traucējumus, ko radījis emitera sekotājs, no ECL diferenciālā pāra piesārņojuma.

Kopsavilkums

ECL tiek uzskatīta par ļoti ātrdarbīgu loģiku ģimeni. Tas sasniedz savu ātrgaitas darbību, izmantojot relatīvi mazu sprieguma šūpošanos un novēršot tranzistoru iekļūšanu piesātinājuma reģionā.

ECL ieviešanu, kurā tiek izmantots pozitīvs barošanas spriegums, sauc par pozitīvu atsauču ECL vai PECL. Trokšņa imunitāte bija galvenais iemesls negatīvā barošanas sprieguma izmantošanai agrās ECL vārtiem. Vēlāk PECL kļuva populārs, jo tā loģiskie līmeņi ir vairāk saderīgi ar citām loģikas ģimenēm, piemēram, TTL.

ECL izkliedē salīdzinoši lielu statiskās jaudas daudzumu, bet tā kopējais strāvas patēriņš ir zemāks nekā CMOS augstās frekvencēs. Tādējādi ECL ir īpaši izdevīga pulksteņu sadales ķēdēs un citos augstfrekvences lietojumos.

Lai apskatītu pilnu manu rakstu sarakstu, lūdzu, apmeklējiet šo lapu.